英特尔详解Intel 18A-P工艺：已进入风险试产，瞄准更高性能与更低功耗
英特尔详解Intel 18A-P工艺：已进入风险试产，瞄准更高性能与更低功耗
太平洋电脑网 10小时前
6月16日，在夏威夷举办的2026年ieee vlsi（超大规模集成电路）国际研讨会上，英特尔代工（intel foundry）公布了其18a制程家族首个性能增强版本——intel 18a-p的详细技术进展，并宣布该节点已进入风险试产阶段。按照英特尔去年向客户和合作伙伴公布的时间表，这一里程碑如期而至，也被视为英特尔在尖端制程领域重新夺回话语权的关键一步。
图1：Intel 18A-P 主要特性概览（来源：英特尔）
Intel 18A-P并非全新换代工艺，而是基础版Intel 18A的“性能增强补丁”。它与Intel 18A保持完全的设计规则兼容，芯片设计厂商可以直接复用现有IP和设计流程，将基于18A的芯片设计“原样移植”到18A-P，并免费获得性能或功耗红利。两者均提供180nm高性能库（HP）和160nm高密度库（HD）两种单元高度，接触栅极间距（Contacted Poly Pitch）为50nm。在相同功耗下，18A-P性能可提升约9%；在相同性能下，功耗可降低约18%，同时热特性也得到增强。
图2：18A-P 在典型电压下实现性能提升约9%或功耗降低约18%（来源：英特尔）
这一提升幅度甚至被认为大于台积电典型的2nm家族内部迭代改进。根据芯智讯等媒体援引的TechInsights评估数据，Intel 18A的逻辑晶体管密度约为238 MTr/mm²，SRAM密度约为31.8 MB/mm²；而台积电N2高密度库可达313 MTr/mm²，SRAM密度约38 MB/mm²。换言之，18A-P并未带来密度提升，仍略逊于台积电N2，但其性能/能效改进已接近规划中的下一代Intel 14A节点，在高性能计算场景具备竞争力。
18A-P的进步首先建立在18A节点的两大技术根基之上：RibbonFET全环绕栅极（GAA）晶体管与PowerVia背面供电。英特尔的RibbonFET采用四条纳米带，相比竞品常用的三条可提供更大驱动电流；PowerVia则将电源线移至晶圆背面，解决正面供电中电源线与信号线抢布线资源的问题，可提升标准单元利用率5%至10%，并在同功耗下带来约4%的性能提升。英特尔代工副总裁Eric Karl在VLSI演讲中展示的实测数据显示，相比同类正面互连方案，背面供电与GAA结合可减少11%的布线面积，并将动态压降幅度缩小10倍，从而带来最高6%的频率提升或超过15%的动态功耗降低；硅片测试还表明，在约0.5V低电压下，CPU核心频率可提升约30%。
在此基础上，18A-P引入了新的晶体管选项和“Power Boost”能效增强技术。针对低功耗应用，新增了W1（可用于180CH/160CH）和W1.5（180CH）窄沟道器件；针对高性能需求，新增了W3P双接触晶体管。W3P通过PowerVia在晶体管背面（发布时间是2026年6月22日）
