英特尔18a-p制程现已迈入风险试产新阶段，不仅实现性能跃升，还显著强化热管理能力，并在设计规则层面与intel 18a完全保持一致。
在2026年VLSI（超大规模集成电路）国际研讨会上，英特尔代工全面披露了其先进制程演进路线及关键技术突破。作为Intel 18A家族的首个性能增强型节点，Intel 18A-P如期进入风险试产，严格遵循去年面向客户与合作伙伴公布的开发节奏。
“我们在VLSI大会上呈现的技术成果与深度分享，向所有代工生态伙伴传递出清晰而坚定的信息：英特尔对尖端制程创新的承诺始终如一。”英特尔代工执行副总裁兼总经理Naga Chandrasekaran指出，“这是一场持续演进的长期征程，后续仍有大量关键工作亟待推进。我们非常荣幸能与业界共同见证Intel 18A-P所取得的实质性进展，以及更长远技术布局的稳步推进。”
Intel 18A-P核心升级亮点
依托晶体管结构、互连架构与芯片设计方法学的系统性协同优化，Intel 18A-P在PPA（功耗、性能、面积）维度实现全方位提升。VLSI会议期间，英特尔代工技术团队公布了多项关键指标：
相较基础版Intel 18A，该工艺可在同等功耗下带来约9%的性能增益；或在维持相同性能水平时，降低约18%的功耗；与此同时，热特性获得明显增强，为高密度、高算力芯片设计提供了更高自由度。
全新引入Power Boost能效增强技术——一项专为18A-P定制的双接触、低电阻晶体管架构。该方案在不额外增加寄生电容的前提下，有效提升晶体管驱动电流，从而支撑更高运行频率。
通过先进材料体系重构与精细化结构设计，整体热阻较18A下降20%至40%，大幅缓解高功率密度场景下的散热压力。
借助几何构型优化与新型导电材料应用，过孔电阻（即芯片多层互连间的垂直通路阻抗）降低10%–30%，进一步改善信号完整性与电源传输效率。
采用先进应变工程调控PMOS沟道应力状态，显著提升载流子迁移率，使电流在晶体管中流通更为高效。
拓展晶体管类型谱系，新增面向不同应用场景的低功耗与高性能器件选项。
在ULVT（超低阈值电压）与LVT（低阈值电压）之间，首次引入第五档Vt（逻辑阈值电压）配置，赋予设计工程师更精细的功耗-速度权衡空间。
Intel 18A-P延续18A全部设计规范，包括统一的接触栅极间距（50nm）及双单元高度支持（180nm高性能库HP与160nm高密度库HD），确保IP复用零门槛、设计流程无缝迁移。
GAA晶体管与背面供电技术的最新研究
基于Intel 18A平台，全环绕栅极（GAA）晶体管与背面供电（BSPD）技术已正式投入量产应用。在VLSI大会上，英特尔工程团队深入阐释了这两项核心技术如何为下一代逻辑芯片在性能释放、能效比提升及物理微缩极限突破方面构筑坚实基础。
英特尔代工副总裁兼英特尔院士Eric Karl通过实测数据量化展示了背面供电与GAA晶体管的协同优势：相比传统正面布线方案，二者结合可缩减11%的金属布线面积，并将动态IR压降抑制达10倍之多，最终转化为最高6%的频率增益或逾15%的动态功耗削减。
英特尔代工硅片与平台工程团队高级总监Manju Shamanna则分享了搭载GAA晶体管与背面供电架构的真实CPU核心硅验证结果。数据显示，在约0.5V低压工作区间内，该组合可实现近30%的核心频率跃升，同时显著降低IR压降，提升能效稳定性与运行可靠性。
面向未来的技术创新
除18A-P量产落地外，英特尔代工还在VLSI平台同步发布了多项面向后GAA时代的前沿探索成果：
互补场效应晶体管（CFET）：成功流片单片集成CFET反相器，实现NMOS与PMOS器件垂直堆叠，栅极间距压缩至45nm。该结构为延续摩尔定律、突破GAA微缩瓶颈提供了全新技术路径。
氮化镓+硅单片集成电源管理方案：在300mm晶圆上完成GaN功率器件与硅基逻辑电路（含约1000门数字控制模块）的单片异质集成，实现高效率功率输出与智能化数字调控的深度融合，显著降低系统层级复杂度。
减成法钌互连技术（含空气间隙）：展示采用空气隙介质集成的减成式钌互连结构，相较传统铜互连，其寄生电容降低幅度高达约35%，并伴随可观的频率性能提升，为持续微缩下的RC延迟挑战提供切实可行的解决方案。
