삼성전자, 2027년 1.4nm 공정에 BSPDN 백전원 공급 기술 도입 예정

ETNews에 따르면 정기태 삼성전자 파운드리사업부 최고기술책임자(CTO)는 최근 한 포럼에서 2027년 BSPDN 기술을 1.4나노 공정에 적용할 계획이라고 발표했다.

삼성전자는 자사의 후면 전력을 공개했다. 웨이퍼 후면 공간의 잠재력을 최대한 활용하기 위해 첨단 반도체에 적용되는 혁신적인 기술인 BSPDN의 개발 프로세스 기술은 아직 전 세계적으로 구현되지 않았습니다.

반도체 산업에서는 더 이상 게이트 길이를 사용하지 않지만 및 금속 하프 피치를 사용하여 기술 노드를 명명하지만 현재 공정 기술 번호가 작을수록 더 발전된 것에는 의심의 여지가 없습니다.

반도체 공정 축소 경로가 진행됨에 따라 내부 회로 사이의 거리가 멀어집니다. 집적 회로가 점점 더 가까워지고 서로 간섭이 발생합니다. 하지만 BSPDN 기술을 통해 웨이퍼 뒷면을 이용해 전원 라인을 구축할 수 있어 회로와 전원 공간을 효과적으로 분리해 이러한 한계를 극복할 수 있다

Source Pexels

삼성전자 외에도 TSMC, 인텔 등도 적극적으로 기술 혁신을 모색하고 있다. 동시에 일본 도쿄일렉트로닉스(TEL)와 오스트리아 EV그룹(EVG)이 현재 BSPDN 구현 장비를 제공하고 있다

인텔의 최신 기술은 파워비아(PowerVia)라고 한다. 전력 소비를 줄이고 효율성과 성능을 향상시킵니다. 2024년 상반기에는 PowerVia 기술과 RibbonFET 올라운드 게이트 트랜지스터를 사용하는 인텔의 첫 번째 노드 Intel 20A가 준비되어 Arrow Lake 플랫폼의 향후 대량 생산에 적용될 것으로 예상됩니다. 현재 이 기술은 팹에서 첫 단계를 밟고 있습니다.

TSMC도 2nm 이하 공정에도 유사한 기술을 채택할 계획이며 2026년까지 목표를 달성할 계획입니다.

시장 수요에 따라 삼성전자의 BSPDN 기술 목표는 연기될 수 있습니다 2027년 1.4나노 공정 적용

삼성전자 관계자에 따르면 이면전원 기술을 적용한 반도체 양산 시기는 고객사 일정에 따라 조정될 수 있다. 삼성전자는 1.4나노 공정보다 앞선 2025년까지 2나노 공정 양산을 목표로 하고 있다. 현재 삼성에서는 후면 전원 공급 장치 기술 적용 여부를 결정하기 위해 고객 수요 조사를 진행하고 있습니다

관련 정보 보기:

인텔은 전력 소비를 줄이고 효율성을 향상하며 성능

삼성은 2nm 칩에 BSPDN 기술을 적용하여 성능을 44%, 효율성을 30% 향상시킬 예정입니다

본 사이트의 기사에는 더 많은 정보를 전달하고 선택 시간을 절약하기 위해 외부 점프 링크가 포함되어 있지만 결과는 참고용일 뿐입니다.

위 내용은 삼성전자, 2027년 1.4nm 공정에 BSPDN 백전원 공급 기술 도입 예정의 상세 내용입니다. 자세한 내용은 PHP 중국어 웹사이트의 기타 관련 기사를 참조하세요!