ホームページ > 記事 > テクノロジー周辺機器 > Microsoft AR/VR 特許は、時間多重共振ドライブを使用してバイポーラ電源を生成することを提案しています
Microsoft AR/VR 特許は、時間多重共振ドライブを使用してバイポーラ電源を生成することを提案しています
- WBOY転載
- 2023-07-06 17:09:281295ブラウズ
(Nweon 2023 年 7 月 5 日) XR ヘッドセットの顔追跡ソリューションを使用して、ユーザーの皮膚の小さな動きを感知できます。解決策の一例では、ヘッドセットは、異なる場所に配置された複数の感知アンテナ用の回路を備えていてもよい。アンテナ信号は LC 共振回路に入力され、LC ドライバーによって共振するように駆動されます。 LC共振回路の出力はセンスアンプに供給され、適切な信号をアナログデジタルコンバータADCに提供し、アナログデジタルコンバータADCは、さらなる処理のために検知信号をデジタル領域に変換できます。
しかし、LC共振駆動回路の従来の実装では、携帯機器の一般的なバッテリーと比較して比較的高い電力レベルが必要になる場合があります。 LC 共振回路の検出信号の振幅は、アナログ - デジタル変換プロセス中に可能な全体的なダイナミック レンジと分解能を最大化するために、可能な限り大きくする必要があるためです。
また、インダクタは回路内でかさばる部品であるため、コンパクトなフォームファクタを実現するには、システム全体で使用される部品の総数を減らす必要があります。
さらに最適化するために、Microsoft は、「双極性電源を生成するための時間多重共振駆動方式」という特許出願で、時間多重共振駆動方式を使用して双極性電源を生成できることを提案しました。
LC 共振駆動回路は常に動作する必要はなく、特定の動作モードでのみ動作する必要があります。たとえば、RF顔検出方式では、センサーが感知信号を取得すると、LC共振駆動回路をある期間でアクティブにし、その後別の期間でインダクタをバイポーラ電源に再利用できます。 、それによってインダクタの時間多重化スキームを採用します。時間多重化方式は、ハーフブリッジ共振器と同じ回路モジュールを共有するのに役立ちます。
センサー ソリューション用の従来の LC 共振駆動回路では、より高い電源電圧が必要です。これは、より高い分解能を達成するには、検出信号の振幅をできるだけ大きくする必要があるためです。したがって、マイクロソフトは、バイポーラ電源を生成する時間多重共振駆動スキームがセンサーを実装する最良の方法の 1 つである可能性があると考えています。
＃＃＃＃バッテリ１１０は、ノードＮ９とノードＮ０との間に結合され、ノードＮ９のＶＭに対応するバッテリ電圧を供給する。 ＤＣ電源１１２は、ノードＮ６とノードＮ０との間に結合され、ノードＮ６に電圧ＶＣＣを供給する。第１の容量回路１２０は、Ｃ１で示されるノードＮ１とノードＮＯとの間に結合される。第２の容量回路１２２は、ノードＮ２とノードＮ０との間に接続され、ノードＮ０はＣ２に設定される。第３の容量回路１２４は、Ｃ３で示されるノードＮ９とノードＮ０との間に結合される。
＃＃＃＃インダクタ回路１３０は、ノードＮ３とノードＮ４との間に結合され、１と名付けられる。第１のダイオード回路１４０は、ノードＮ３とノードＮ１との間に結合され、Ｄ１で示される。第２のダイオード回路１４２は、ノードＮ２とノードＮ３との間に結合され、Ｄ２で示される。アンテナ１５０はノードＮ５に結合され、感知コンデンサ１５２に対応する特性容量を有する。＃＃＃＃ 検出コンデンサ１５２は、ノードＮ５とノードＮ０との間に結合され、ＣＳで示される。 ＭＵＸ１６０は、ノードＮ３に入力ポート、ノードＮ５に第１出力ポート、ノードＮ６に第２出力ポート、ノードＮ０に第３出力ポート、ノードＮ１に第１電力ポート、ノードＮ２に第１電力ポートを含む。ノード N7 の電源ポートと制御ポート。
＃＃＃＃ 駆動回路１７０は、ノードＮ４の出力ポート、ノードＮ９の第１の電力ポート、ノードＮ０の第２の電力ポート、およびノードＮ８の制御ポートを含む。コントローラ回路１８０は、ノードＮ１に第１の入力ポート、ノードＮ２に第２の入力ポート、ノードＮ３に第３の入力ポート、ノードＮ７に第１の出力ポート、ノードＮ８に第２の出力ポート、ノードＮ８に第３の出力ポートを含む。 N10。MUX 160は、駆動回路170と協働して、ノードN3のインダクタ回路130の、ノードN7のアンテナ150、ノードN6のDC電源112、または回路接地への充電および放電時間を効果的に多重化する。ノードNO.
＃＃＃＃ 検出コンデンサ１５２は、ノードＮ５とノードＮ０との間に結合された可変容量値ＣＳを有するコンデンサとして表される。物理的な容量成分として示されているが、感知容量１５２はアンテナ１５０の特性容量に対応する。アンテナはウェアラブルフレーム９００上に物理的に配置されているため、アンテナの実際の静電容量値は、ユーザーの皮膚への近接度に基づいて変化することになる。
＃＃＃＃誘導回路１３０は、ドライバ回路１７０の出力とアンテナ１５０との間に事実上直列に結合される。ノードＮ４からインダクタ回路１３０を通って感知コンデンサ１５２まで、ＬＣフィルタ回路を識別することができる。＃＃＃＃コントローラ回路１８０は、マイクロコントローラユニットＭＣＵとして実装され得る。 ＭＣＵは、ソフトウェアまたはファームウェア命令を通じて構成することができ、時分割多重方式に従って回路１００の動作を制御する。このソリューションには、正方向充電 (第 1 モード)、負方向充電 (第 2 モード)、およびアンテナを顔の動き検出用のセンサーとして動作させる (第 3 モード) という 3 つの基本モードが含まれています。
＃＃＃第１のモードでは、コントローラ回路１８０は、第２の制御信号ＳＷ＿ＣＴＬ２を通じて駆動回路１７０の第１の構成を活性化する。第２の制御信号は、ノードＮ４がバッテリ電圧ＶＭに効果的に対応するようにノードＮ４をノードＮ９に結合する。＃＃＃ また、この第１のモードでは、コントローラ回路１８０は、第１の制御信号ＳＷ＿ＣＴＬ１をパルスして、ＭＵＸ１６０の第３のスイッチ回路を介してノードＮ３を選択的に結合するＭＵＸ１６０の第１のスイッチ構成を変調する。パルスハイ期間中、ノードＮ３をノードＮ０に接続する回路は接地され、ノードＮ４からノードＮ３までのインダクタ回路１３０を正方向に充電させる。
パルスロー期間中、ノードN3はノードNOから切り離され、インダクタ回路130からの蓄積電流が第1ダイオード回路140を通って流れ、電荷が第1コンデンサ回路120(C1)に転送される。時間の経過とともに、繰り返されるパルスにより、ノードＮ１に正の電源電圧ＶＤＤを生成するのに十分な電荷が第１のコンデンサ回路１２０（Ｃ１）に蓄積される。
＃＃＃＃第２のモード中、コントローラ回路１８０は、第２の制御信号ＳＷ＿ＣＴＬ２を通じて駆動回路１７０の第２の駆動構成を活性化する。制御信号は、ノードＮ４が回路接地に効果的に対応するように、ノードＮ４をノードＮ０に結合する。＃＃＃ さらに、第２のモードでは、コントローラ回路１８０は、第１の制御信号ＳＷ＿ＣＴＬ１を通じてＭＵＸ１６０の第２のスイッチ構成をパルス変調し、スイッチは、ＭＵＸ１６０内の第２のスイッチ回路を通じてＭＵＸ１６０を選択的に切り替える。ノードＮ３はノードＮ６に結合される。パルスハイ期間中、ノードＮ３はノードＮ６でＤＣ電源１１２に結合され、インダクタ回路１３０をノードＮ３からノードＮ４へ負の方向に充電させる。
パルスのロー期間中、ノードN3はノードN6から切り離され、インダクタ回路130からの蓄積電流が第2ダイオード回路140を通って流れ、第2コンデンサ回路122(C2)に電荷を供給する。時間の経過とともに、反復パルスにより、ノードＮ２に負の電源電圧ＶＳＳを生成するのに十分な電荷が第２のコンデンサ回路１２２（Ｃ２）に蓄積される。
＃＃＃第３のモードでは、コントローラ回路１８０は、第１の制御信号ＳＷ＿ＣＴＬ１を通じてＭＵＸ１６０の第３のスイッチ構成を選択する。スイッチは、ＭＵＸ１６０内の第１のスイッチ回路スイッチを介してノードＮ３をノードＮ５に結合する。＃＃＃ また、第３のモードにおいて、コントローラ回路１８０は、第２の制御信号ＳＷ＿ＣＴＬ２を通じて駆動回路１７０を選択的に活性化する。第２の制御信号は、ノードＮ９とノードＮ０との間に結合された変調ノードＮ４をパルス化する。この第３のモードでは、誘導回路１３０はアンテナ１５０およびその特性検知コンデンサ１５２（ＣＳ）に結合され、ＬＣ共振回路を形成する。
ノード N9 とノード NO の間のノード N4 の結合をパルス変調することにより、LC 共振回路が励起されて、ノード N3 で観察可能な発振信号を生成します。この発振信号は、顔の追跡に使用できます。第 1 および第 2 モードで事前に生成された二重電源電圧 (VDD、VSS) はさまざまな回路の動作に使用され、LC 共振回路は第 3 モードで励起されます。 LC フィルタの High-Q 共振特性に基づいて、過渡応答はノード N3 の AC 信号に対応します。
＃＃＃＃コントローラ回路１８０は、ノードＮ３から感知された信号を捕捉するように構成することができ、その後、この信号をデジタル信号としてノードＮ１０に提供し、さらなる処理のために他のシステムに提供することができる。 LC フィルタの高 Q 特性により、検出信号のピークツーピーク電圧が大きくなる場合があります。したがって、コントローラ回路１８０によって評価される前に信号サイズをスケールダウンするために追加の回路が必要になる場合がある。図 1 は、DC 電圧供給の生成と、バッテリ電源を使用するポータブル システムに適した RF 顔動き検出用の DC-AC コンバータの両方として使用される二重目的のインダクタ構成を示しています。
Microsoft は、提案されたシステムには高品質係数の LC フィルター (または共振器) が含まれており、LC フィルターはユーザーの感知アンテナと顔の皮膚によって形成される感知コンデンサーと組み合わせた直列誘導回路を使用していると述べています。 ＬＣフィルタは、無線周波数顔追跡システムの共振周波数でＡＣ電源のＡＣ電圧を増幅するように構成されている。
説明したスキームの重要な側面は、顔追跡システムが回路の複雑さの軽減によって恩恵を受けることです。
LC フィルターの共振周波数は、アンテナの検出容量が変化すると変化します。これは、アンテナの位置に対する顔の動きに応じて変化します。特定の固定入力周波数の場合、LC フィルター出力信号のゲインと位相は、検出された静電容量の変化の関数として変化します。 LC フィルタの共振周波数におけるピーク ゲインと高い Q により、比較的小さな入力信号で非常に大きな出力信号を実現できます。
図 1 と比較すると、図 2 のシステムには 2 つの比較器 CP1 および CP2 と、3 つの分圧器またはスケーリング回路 (212、214、および 216) が含まれています。第１分圧回路２１２は、ノードＮ１とノードＮ０との間に直列に接続された２つの抵抗Ｒ１、Ｒ２を含み、第１分圧回路の出力はノードＮ２１に相当する。
＃＃＃＃第１の比較器ＣＰ１は、ノードＮ２１に結合された反転入力（－）、ノードＮ２２に結合された非反転入力（）、およびノードＮ２３に結合された出力を含む。第２の分圧回路２１４は、ノードＮ２とノードＮ０との間に直列に接続された２つの抵抗器Ｒ３、Ｒ４を含み、第２の分圧回路の出力はノードＮ２４に対応する。
第2の比較器CP2は、ノードN24に結合された反転入力(-)、ノードN25に結合された非反転入力()、およびノードN26に結合された出力を含む。第３の分圧回路２１６は、ノードＮ３とノードＮ０との間に直列に接続された２つの抵抗器Ｒ５、Ｒ６を含み、第２の分圧回路の出力はノードＮ２７に対応する。
上で説明した分圧回路は、入力ノードの対応する 1 つからの電圧を、さらなる処理に適したレベルまで下げるように構成されています。例えば、抵抗器Ｒ１およびＲ２からなる第１の分圧回路は、ノードＮ１の電圧を検出し、ノードＮ２１で検出された電圧のスケーリングされたバージョンを生成する。
同様に、抵抗 R3 と R4 で構成される 2 番目の分圧回路はノード N2 で電圧を検出し、検出された電圧のスケーリングされたバージョンをノード N24 に生成しますが、抵抗 R5 と R6 で構成される 3 番目の分圧回路はコンバータ回路です。ノードＮ３の電圧を感知し、感知された電圧のスケーリングされたバージョンをノードＮ２７に生成する。
コンパレータ CP1 および CP2 は、入力の対応する電圧が目標電圧に達したときを検出するように構成されています。例えば、第１比較器ＣＰ１は、ノードＮ２１の感知電圧と第１基準電圧ＲＥＦＨを比較し、ノードＮ２３に信号を生成する。
同様に、ノードN24の感知電圧を第2の基準電圧REFLと比較し、ノードN26に信号を生成するように第2の比較器CP2を構成する。
コントローラ回路180は、ノードN23およびN26からの信号を入力として使用して、インダクタ回路130の充電時間およびデューティサイクルを制御する。
＃＃＃第３の分圧回路２１６の出力は、ノードＮ２７においてコントローラ回路１８０の入力に結合されることが示されている。この入力は、ノード N3 で検出された電圧のスケーリングされたバージョンに対応します。動作中、ノードＮ３の電圧は、図１に示すようなインダクタ１３０と感知コンデンサ１５２から構成されるＬＣ共振回路などのＬＣ共振回路の応答を表すことができる。ノードＮ２７で測定されるＬＣ共振回路の応答は、コントローラ回路１８０内のＡＤＣ１８４によってデジタル値に変換され得る。＃＃＃ 駆動回路１７０の詳細な実装も図２に示されており、論理ブロック１７２、ゲート駆動ブロック１７４、電界効果トランジスタＭ１、および電界効果トランジスタＭ２を含む。論理ブロック１７２は、ノードＮ８に結合された入力ポートと、ゲートドライバブロック１７４に結合された一対の出力とを含む。ゲートドライバブロック１７７は、ＦＥＴ Ｍ１のゲートに結合された第１の出力（ＶＧＨ）と、ＦＥＴ Ｍ２のゲートに結合された第２の出力（ＶＧＬ）とを含む。
FET M1は、ノードN9に結合されたドレインとノードN4に結合されたソースの両方を含む。 ＦＥＴ Ｍ２は、ノードＮ４に結合されたドレインと、ノードＮ０に結合されたソースの両方を含む。動作上、ノードＮ８の信号は、駆動回路１７０を介したインダクタの充電のタイミングおよびデューティサイクルを制御する単一の制御信号または複数の制御信号を表すことができる。
＃＃＃＃ 図３は、図１および図２に使用される例示的なシステムなど、例示的な時間多重共振駆動スキームの過渡応答を示す。図３には、二重電源（ＶＤＤ、ＶＳＳ）の電圧波形、駆動回路１７０のハイおよびローゲート制御信号（ＶＧＨ、ＶＧＬ）、多重化回路１６０の第１および第２のスイッチ制御信号、およびフローが含まれる。インダクタ回路130の電流波形。
図4Aは、LC共振回路でバイポーラ電力を生成するための時間多重共振駆動方式の第3の例の動作の最初の部分を示しています。
図４Ｂは、ＬＣ共振回路においてバイポーラ電力を生成するための時間多重共振駆動方式の第３の例の動作の第２の部分を示す。
＃＃＃＃ 図２、図４Ａおよび図４Ｂは、第１の電界効果トランジスタおよび第２の電界効果トランジスタがｎ型電界効果トランジスタを含むことを示している。バイポーラ電源（ＶＤＤ、ＶＳＳ）は、マルチプレクサの動作によってＤＣ電圧源および接地に接続された２つのスイッチを備えたハーフブリッジ共振器としてのドライバ回路１７０の動作によって生成することができる。当初、コンデンサ C1 または C2 は電荷を蓄積できない可能性があるため、ノード N1 および N2 の電源電圧 VDD および VSS は要件を満たさない可能性があります。比較器ＣＰ１は、ノードＮ２１の第１分圧器（Ｒ１、Ｒ２）の出力を介してノードＮ１の電圧を正の基準電圧ＲＥＦＨと比較し、ノードＮ２３に比較器出力を生成する。
コンパレータ CP2 (ノード N24 の第 2 分圧器 (R3、R4) の出力を介して、ノード N2 の電圧を負の基準電圧 REFL と比較し、ノード N26 にコンパレータ出力を生成します。 ＃＃＃＃コントローラ回路１８０は、ノードＮ２３およびＮ２６の電圧を評価し、電圧が期待値にあるかどうかを判断し、電源の充電プロセスを開始するための１つまたは複数の制御信号を生成する。
図 4A に示すように、ノード N1 の電源 VDD が低すぎる場合、ハーフブリッジ共振器のハイサイド FET M2 がアクティブになり (VGH がハイなど)、ローサイド FET M2 がアクティブになります。が非アクティブ化され、それによって正の電源が生成されます。次に、制御信号は、スイッチング回路４６４を制御して、インダクタ回路１３０のノードＮ３をノードＮ０に結合する回路接地に使用される。
＃＃＃＃スイッチ回路４６４が閉状態にあるとき、電流はバッテリＶＭから駆動回路を通ってノードＮ４でインダクタ回路１３０に流れ、ノードＮ３はスイッチを介してノードＮ０で回路グランドに結合される。インダクタ回路１３０は事実上順方向であり、電流を蓄積する。
スイッチ回路464が開回路状態にあるとき、インダクタ回路130の電流に蓄えられたエネルギーはダイオード回路D1を介してノードN1に流れ、コンデンサC1はノードN1に電荷を蓄え、それに応じて電源電圧 VDD が増加します。この変調の複数のサイクルにわたって、正電源ＶＤＤの値は、所望の正電圧レベルに達するまで増加し、コンパレータＣＰ１がトリップして、所望のレベルに到達したことをコントローラ回路１８０に通知する。正電源ＶＤＤが所望の値に達すると、ドライバ回路１７０のハイサイドスイッチングＦＥＴ Ｍ１がコントローラ回路１８０によって非活性化される。
図 4B に示すように、ノード N2 の電力 VSS が高すぎると、ハーフブリッジ共振器のローサイド FET M2 がアクティブになり、ハイサイド FET M1 が非アクティブになり、負の電力が発生します。供給。次に、制御信号は、スイッチング回路４６２をインダクタ回路１３０のノードＮ３からノードＮ６のＤＣ電源またはＶＣＣに変調するために使用される。
＃＃＃＃スイッチ回路４６２が閉状態にあるとき、電流はノードＮ６のＤＣ電源ＶＣＣからノードＮ３のインダクタ回路１３０を通って流れ、ノードＮ４は駆動回路１７０およびインダクタ回路１３０を介してノードＮ０の回路接地に結合される。効果的に反転して電流を蓄積します。＃＃＃＃スイッチ回路４６２が開回路状態にあるとき、インダクタ回路１３０の蓄積電流は、接地ノードＮ０から流れ、コンデンサＣ２およびダイオード回路Ｄ１を通ってノードＮ３に到達する。ノード N3 では、インダクタのエネルギーがコンデンサ C2 に伝達され、それによって電源電圧 VSS が低下します。
この変調の複数のサイクルにわたって、負電源VSSの値は、必要な負電圧供給レベルに達するまで減少し、コンパレータCP2がトリップして、必要レベルに達したことをコントローラ回路180に通知する。負電源ＶＳＳが所望の値になると、ドライバ回路１７０のローサイドスイッチングＦＥＴ Ｍ２がコントローラ回路１８０によって非活性化される。
関連特許
: Microsoft 特許 | 双極性電源を生成する時間多重共振駆動スキーム
「双極性電源を生成するための時間多重共振駆動スキーム」というタイトルの Microsoft 特許出願は、もともと 2021 年 12 月に提出され、最近米国特許商標庁によって公開されました。
以上がMicrosoft AR/VR 特許は、時間多重共振ドライブを使用してバイポーラ電源を生成することを提案していますの詳細内容です。詳細については、PHP 中国語 Web サイトの他の関連記事を参照してください。