llvm globalisel 是 llvm 14+ 新后端开发的强制路径，须实现 legalizerinfo、instructionselector、combinerhelper 和 registerbankinfo 四类核心组件，各阶段强耦合，任一缺失将导致静默退化至 fallback 模式。
LLVM GlobalISel 后端不是“可选替换”，而是当前新后端开发的强制路径——如果你在 LLVM 14+ 上为新目标（如 RISC-V 扩展、定制 DSP）写后端，GlobalISel 已取代 SelectionDAGISel 成为默认指令选择框架。它不兼容旧的 SelectionDAG 流水线，必须从头实现三类核心阶段。
必须提供 LegalizerInfo 和 InstructionSelector
GlobalISel 不再依赖 LegalizeTypes 和 Legalize 这类隐式合法化 Pass，所有类型与指令合法化逻辑必须显式注册到 LegalizerInfo 类中。你得为每个目标指令（比如 RISCV::ADD）声明：哪些操作数类型合法、哪些需被扩展/截断/标量化解包；对 vector<float></float> 这类 IR 类型，必须明确定义降级策略（split / widen / scalarize）。同时，InstructionSelector 子类要覆盖 selectImpl，把 GISelKnownBits 和 MachineIRBuilder 绑定进来——这里不能只匹配 opcode，还得检查 MIB.getMF()->getSubtarget().hasFeature(...) 等运行时特性，否则带条件的自定义指令（如 Zba 扩展下的 addw）会直接 fallback 到 generic fallback 指令序列。
必须实现 CombinerHelper 和自定义 CombineRule
GlobalISel 的指令合并（combine）不再走 DAG 的 Combine() 方法，而由 Combiner Pass 驱动，它依赖你提供的 CombinerHelper 实现和一组 CombineRule。常见错误是只写 matchAddWithZero 却忽略 matchMulByPowerOfTwo 在 RISC-V 下需转成 slli + add 序列——这类规则必须用 MI.getOpcode() == TargetOpcode::G_MUL 显式匹配，并调用 Builder.buildShl(...) 构造新指令。漏掉任意一条关键 combine rule，生成的代码就会多出冗余 mov 或未折叠的立即数运算。
必须重载 RegisterBankInfo 并绑定到 MachineFunction
RegisterBankInfo 不再是可选优化项，而是 GlobalISel 寄存器分配（GBuilding / Greedy）的前提。你必须为每个目标定义寄存器 bank（如 RISCV::GPRBank、RISCV::FPRBank），并在 getRegBank 中根据 MI.getOpcode() 和 OpIdx 返回对应 bank；更关键的是，copyHint 和 getInstrSize 必须返回准确值——如果 getInstrSize(RISCV::ADD) 返回 2 而实际是 4 字节，AsmPrinter 会错乱输出。很多开发者卡在这一步，因为忘记在 TargetMachine::createMachineFunction 中显式调用 MF.setRegBankInfo(...)，导致后续所有寄存器分配 pass 拿到空指针并 crash。
GlobalISel 的复杂点不在单个组件实现，而在于各阶段间强耦合：Legalizer 决定哪些指令能进 selector，selector 输出的 MachineInstr 类型又决定 RegisterBankInfo 如何查 bank，bank 信息缺失又会让 combiner 拒绝应用某些规则。任何一个环节没对齐 IR 类型、目标特性或指令编码约束，整个流水线就会静默退化到 Fallback 模式，生成低效甚至错误的汇编。
