三星计划在 2027 年将 BSPDN 背部供电技术引入 1.4nm 工艺

据ETNews报道，三星电子的代工部门首席技术官Jung Ki-tae Jung在最近的论坛上宣布，他们计划在2027年将BSPDN技术应用于1.4纳米工艺

三星电子首次公开了其背部供电（BSPDN）技术的开发进程，该技术是一项应用于先进半导体的创新技术，旨在充分发掘晶圆背面空间的潜力，但目前尚未在全球范围内实施

尽管半导体行业不再使用栅极长度和金属半节距来命名技术节点，但目前的工艺技术数字越小越先进这一事实毋庸置疑

随着半导体工艺微缩路线的进展，集成电路内部的电路与电路之间的距离越来越小，导致彼此之间产生干扰。然而，通过BSPDN技术，我们可以利用晶圆背面构建供电线路，从而有效地分隔电路和电源空间，克服了这一限制

图源 Pexels

除了三星电子，台积电和英特尔等公司也在积极寻求技术突破，同时日本东京电子（TEL）和奥地利 EV Group（EVG）目前提供了BSPDN实施设备

英特尔的最新技术名为 PowerVia，旨在降低功耗、提升效率和性能。预计在2024年上半年，英特尔的首个采用 PowerVia 技术和 RibbonFET 全环绕栅极晶体管的节点 Intel 20A 将准备就绪，并应用于未来量产的 Arrow Lake 平台。目前，该技术正在晶圆厂进行首次步进

台积电还计划在 2nm 以下工艺中采用类似技术，并计划在2026年之前实现目标

根据市场需求，三星电子的BSPDN技术目标可能会推迟到2027年应用于1.4nm工艺

根据三星电子相关人士透露，半导体采用背面供电技术的量产时间可能会根据客户的日程安排而做出调整。三星电子的目标是在2025年之前量产2nm工艺，早于1.4nm工艺。目前，三星正在进行客户需求调查，以确定背面供电技术的应用情况

阅读相关资料：

英特尔推出了最新的PowerVia背面供电技术，该技术能够降低功耗、提升效率和性能

三星将BSPDN技术应用于2nm芯片，使性能提升了44%，效率提高了30%

本站文章包含对外跳转链接，以便传递更多信息，节省甄选时间，但结果仅供参考

以上是三星计划在 2027 年将 BSPDN 背部供电技术引入 1.4nm 工艺的详细内容。更多信息请关注PHP中文网其他相关文章！