三星計劃在 2027 年將 BSPDN 背部供電技術引入 1.4nm 工藝

據ETNews報道，三星電子的代工部門首席技術官Jung Ki-tae Jung在最近的論壇上宣布，他們計劃在2027年將BSPDN技術應用於1.4奈米製程

#三星電子首次公開了其背部供電（BSPDN）技術的開發進程，該技術是一項應用於先進半導體的創新技術，旨在充分發掘晶圓背面空間的潛力，但目前尚未在全球範圍內實施

儘管半導體產業不再使用閘極長度和金屬半節距來命名技術節點，但目前的製程技術數字越小越先進這一事實毋庸置疑

#隨著半導體製程微縮路線的進展，積體電路內部的電路與電路之間的距離越來越小，導致彼此之間產生幹擾。然而，透過BSPDN技術，我們可以利用晶圓背面來建構供電線路，從而有效地分隔電路和電源空間，克服了這個限制

圖源Pexels

除了三星電子，台積電和英特爾等公司也在積極尋求技術突破，同時日本東京電子（TEL）和奧地利EV Group（EVG）目前提供了BSPDN實施設備

英特爾的最新技術名為PowerVia，旨在降低功耗、提升效率和效能。預計在2024年上半年，英特爾的首個採用 PowerVia 技術和 RibbonFET 全環繞閘極電晶體的節點 Intel 20A 將準備就緒，並應用於未來量產的 Arrow Lake 平台。目前，該技術正在晶圓廠進行首次步進

台積電還計劃在2nm 以下製程中採用類似技術，併計劃在2026年之前實現目標

根據市場需求，三星電子的BSPDN技術目標可能會推遲到2027年應用於1.4nm製程

根據三星電子相關人士透露，半導體採用背面供電技術的量產時間可能會根據客戶的日程安排而做出調整。三星電子的目標是在2025年之前量產2nm工藝，早於1.4nm工藝。目前，三星正在進行客戶需求調查，以確定背面供電技術的應用情況

閱讀相關資料：

英特爾推出了最新的PowerVia背面供電技術，該技術能夠降低功耗、提升效率和性能

三星將BSPDN技術應用於2nm芯片，使性能提升了44%，效率提高了30%

本站文章包含對外跳轉鏈接，以便傳遞更多訊息，節省甄選時間，但結果僅供參考

以上是三星計劃在 2027 年將 BSPDN 背部供電技術引入 1.4nm 工藝的詳細內容。更多資訊請關注PHP中文網其他相關文章！