サムスンは2027年にBSPDN背面電源技術を1.4nmプロセスに導入する予定

ETNews によると、Samsung Electronics のファウンドリ部門最高技術責任者である Jung Ki-tae Jung 氏は、最近のフォーラムで、2027 年に 1.4nm プロセスに BSPDN 技術を適用する計画であると発表しました

Samsung Electronics ' 裏面電源 (BSPDN) 技術の開発プロセスを初めて公開しました。BSPDN 技術は、ウェハの裏面空間の可能性を最大限に探求するために先端半導体で使用される革新的な技術ですが、まだ世界的には実装されていません

半導体業界では、テクノロジー ノードの名前にゲート長とメタル ハーフ ピッチを使用しなくなりましたが、現在のプロセス テクノロジーの番号が小さいほど、より高度であることは疑いの余地がありません。半導体プロセスの縮小ルートにより、集積回路内の回路間の距離はますます小さくなり、相互に干渉が発生します。しかし、BSPDN テクノロジーを使用すると、ウェーハの裏面を使用して電源ラインを構築できるため、回路と電源スペースを効果的に分離し、この制限を克服できます。

图SourcePexels

Samsung Electronics に加えて、TSMC や Intel などの企業も積極的に技術的ブレークスルーを模索しており、同時に日本の東京エレクトロニクス (TEL) やオーストリアの EV グループ (EVG) も現在、 BSPDN 実装機器

インテルの最新テクノロジーは PowerVia と呼ばれ、消費電力を削減し、効率とパフォーマンスを向上させるように設計されています。 2024年前半には、PowerViaテクノロジーとRibbonFETオールラウンドゲートトランジスタを使用したIntelの最初のノードIntel 20Aが準備が整い、将来のArrow Lakeプラットフォームの量産に適用される予定です。現在、この技術はウェーハ工場での最初のステップを行っています TSMCは2nm未満のプロセスにも同様の技術を採用する予定であり、2026年までに目標を達成する予定です

市場の需要に応じて、サムスン電子、BSPDN技術の1.4nmプロセスへの適用目標は2027年に延期される可能性がある

#サムスン電子の関係筋によると、裏面電源技術を用いた半導体の量産時期は顧客のスケジュールに基づいて調整される可能性がある。サムスン電子は、1.4nmプロセスよりも早い2025年までに2nmプロセスの量産を目指している。現在、Samsung は背面電源テクノロジの適用を決定するために顧客の需要調査を実施しています。

関連情報をお読みください:

Intel は、最新の PowerVia 背面電源テクノロジを発表しました。消費電力を削減し、効率とパフォーマンスを向上させることができます。

サムスンは BSPDN テクノロジーを 2nm チップに適用し、パフォーマンスが 44%、効率が 30% 向上しました。

このサイトの記事には、より多くの情報を提供するための外部ジャンプ リンクが含まれています。選択時間を節約するための情報ですが、結果は参照のみを目的としています

以上がサムスンは2027年にBSPDN背面電源技術を1.4nmプロセスに導入する予定の詳細内容です。詳細については、PHP 中国語 Web サイトの他の関連記事を参照してください。