FPGA は主にデジタル回路で構成された集積チップであり、プログラマブル ロジック デバイス (PLD) の一種であり、FPGA は特定用途向け集積回路 (ASIC) の分野の一種です。カスタマイズされた回路の出現は、カスタマイズされた回路の欠点を解決するだけでなく、元のプログラマブル デバイスのゲート数が限られているという欠点も克服します。
このチュートリアルの動作環境: Windows 7 システム、Dell G3 コンピューター。
fpgaとは
FPGA (Field Programmable Gate Array) は、PAL (Programmable Array Logic) や GAL (General Array Logic) 製品などのプログラマブル デバイスの基礎です。更なる発展の為に。これは、特定用途向け集積回路 (ASIC) の分野におけるセミカスタム回路として登場し、カスタム回路の欠点を解決するだけでなく、元のプログラマブル デバイスのゲート数が限られているという欠点も克服します。
FPGA は本質的にチップの一種であり、主にデジタル回路で構成される集積チップです。
FPGA は、ザイリンクスの創設者の 1 人であるロス フリーマンによって 1985 年に発明され、プログラマブル ロジック デバイス (PLD) の一種です。有名なムーアの法則の出現より約20年遅い時代ですが、FPGAが発明されると、その後の開発スピードは多くの人が想像していたよりも速かったのです。
図 1 は、FPGA チップの物理的な画像を示します。
図 1 FPGA チップの物理的な画像
#FPGA 開発の歴史
PLD が発明される前、エンジニアは回路システムを構築するために複数の論理ゲートを含む個別の論理チップを使用していましたが、複雑な論理機能を実装することは困難でした。
この問題を解決するために、1970 年代にプログラマブル ロジック アレイ (PLA) が登場しました。PLA には、それぞれ「AND プレーン」を形成する一定数の AND ゲートと NOT ゲートが含まれています。そして「or プレーン」、つまり「AND 接続マトリックス」と「OR 接続マトリックス」、および一度だけプログラムできる接続マトリックス (ここでのプログラミングはヒューズ技術に基づいているため)、比較的複雑な AND、または複数の式の論理関数である PLA の内部構造を図 2 に示します。

図 2 PLA の内部構造
これも同時に発表されました。 PLA はプログラム可能な Programmable Read-Only Memory (PROM) であり、その内部構造を図 3 に示します。 PLAと同様にPROMも内部に「AND接続行列」と「OR接続行列」を持っていますが、ANDゲートの接続行列はハードウェアで固定されており、ORゲートの接続行列のみプログラム可能です。

図 3 PROM の内部構造
AND ゲートの接続行列のみがプログラム可能で、OR ゲートの接続行列がハードウェアによって固定されている場合このチップはプログラマブル アレイ ロジック (PAL) と呼ばれます。出力回路のさまざまな動作モードに応じて、PAL はスリーステート出力、レジスタ出力、相補出力に分けられます。ただし、PAL は依然としてヒューズ プロセスを使用します。プログラムできるのは 1 回だけです。 PALの構造図を図4に示します。

図 4 PAL 構造図
PAL に基づいて、一般的なアレイ ロジック デバイス (Generic Array Logic、GAL) が開発されています。 PAL と比較して、GAL には 2 つの改善点があります:
- 電気的に消去可能な CMOS プロセスを採用し、複数回コンパイルできるため、デバイスの再構成可能性と柔軟性が向上します。出力ロジック マクロ セル (Output Logic Macro Cell、OLMC) OLMC をプログラミングすることで、GAL の出力をさまざまな状態に設定できます。GAL の 1 つのモデルだけで、すべての PAL デバイス出力回路の動作モードを実現できます。デバイスの多用途性が向上します。
- GAL の構造図を図 5 に示します。

初期の PLD は主に上記4種類のチップで構成されており、PROM、PLA、PAL、GALで構成されています。共通の特徴は、速度特性の良い論理関数を実装できることですが、構造が単純すぎるため、より小さなデジタル回路しか実装できません。
科学技術の発展と社会の進歩に伴い、チップの統合に対する人々の要求はますます高まっています。初期の PLD 製品では人々のニーズを満たすことができず、Complex Programmable Logic Device (CPLD) が誕生しました。 CPLD は PLA デバイス構造の継続として見ることができ、CPLD デバイスはいくつかの PLA とプログラム可能な接続マトリックスの集合として見ることもできます。 CPLDの内部構造図を図6に示します。

FPGAはCPLDよりも数年早く登場し、CPLDとともに高密度プログラマブルロジックデバイスと呼ばれていますが、本質的には異なります。 FPGA チップの内部アーキテクチャは PLA のような構造には従わず、代わりにロジック セル アレイ (LCA) の概念を採用しており、PLD デバイスで多数の AND ゲートと NOT ゲートを使用するという概念を変えています。以前は主にルックアップ テーブルとレジスタを使用していました。
さらに、FPGA と CPLD には、次の表に示すように、リソースの種類、速度などの違いもあります。
デバイスの種類/特性 | FPGA | CPLD |
---|---|---|
ルックアップテーブル | 製品用語 | |
内部 SRAM 構造、外部 EEPROM またはフラッシュ ストレージ プログラム | 内部 EEPROM またはフラッシュ | |
豊富なトリガー リソース | 豊富な組み合わせロジック リソース | ##統合度 |
##使用シーン | より複雑なアルゴリズムを完成させる | 完全な制御ロジック |
##スピード | 高速 | 低速 |
その他のリソース | RAM、PLL、DSP など | —— |
一般に秘密にすることはできません(暗号化コア使用可能) | 暗号化可能 | |
以上がfpgaとは何ですかの詳細内容です。詳細については、PHP 中国語 Web サイトの他の関連記事を参照してください。

ホットAIツール

Undresser.AI Undress
リアルなヌード写真を作成する AI 搭載アプリ

AI Clothes Remover
写真から衣服を削除するオンライン AI ツール。

Undress AI Tool
脱衣画像を無料で

Clothoff.io
AI衣類リムーバー

AI Hentai Generator
AIヘンタイを無料で生成します。

人気の記事

ホットツール

ゼンドスタジオ 13.0.1
強力な PHP 統合開発環境

SublimeText3 Linux 新バージョン
SublimeText3 Linux 最新バージョン

DVWA
Damn Vulnerable Web App (DVWA) は、非常に脆弱な PHP/MySQL Web アプリケーションです。その主な目的は、セキュリティ専門家が法的環境でスキルとツールをテストするのに役立ち、Web 開発者が Web アプリケーションを保護するプロセスをより深く理解できるようにし、教師/生徒が教室環境で Web アプリケーションを教え/学習できるようにすることです。安全。 DVWA の目標は、シンプルでわかりやすいインターフェイスを通じて、さまざまな難易度で最も一般的な Web 脆弱性のいくつかを実践することです。このソフトウェアは、

メモ帳++7.3.1
使いやすく無料のコードエディター

MantisBT
Mantis は、製品の欠陥追跡を支援するために設計された、導入が簡単な Web ベースの欠陥追跡ツールです。 PHP、MySQL、Web サーバーが必要です。デモおよびホスティング サービスをチェックしてください。
