#メモリ ユニットはメモリの基本コンポーネントであり、内部ストレージ (メモリ) とシーケンシャル アクセス制御で構成されます。コンピュータのメモリ ユニットは、メモリとシーケンシャル アクセス制御の 2 つの部分で構成されています。メモリユニットはクロックのレベル感度とエッジ感度によりラッチとフリップフロップに分けられ、入力端子の種類によりSRタイプ、JKタイプ、Dタイプ、Tタイプに分けられます。
カテゴリ
1.分類の 1 つ
メモリ ユニットはクロックのレベル感度とエッジ感度に応じてラッチとフリップフロップに分けられ、レジスタはそれぞれこれら 2 つのコンポーネントで構成される 2 つのアレイにすることができます。以下に紹介します。 (1) ラッチ - レベルに敏感なメモリ ユニットはラッチと呼ばれます。たとえば、TTL デバイス 7475 は、入力クロックの High または Low レベルに依存してゲーティングを実現します。 (2) フリップフロップ - エッジに敏感なメモリユニットはフリップフロップと呼ばれます。たとえば、TTL デバイス 7474 は、入力クロックの立ち上がりエッジまたは立ち下がりエッジによってトリガーされます。 多くのマテリアルでは、内部ストレージの値は透過的に送信され、入力データによって設定されます。これはラッチと呼ばれます。フリップフロップ、特にマスター/スレーブ ラッチは、入力値の読み取りと出力値の変更が 2 つの不透明な独立したイベントであることを意味します。この入力と出力の間の不透明さは、クロック トリガー エッジの役割の出現にもつながります。ラッチとフリップフロップの定義の違いは、見方の違いを反映していますが、依然として関連していることに注意してください。上記のより一般的な定義に戻します。 (3) レジスタ (Register) - 一般に、マルチビット データを格納するために使用される、複数のフリップフロップで構成されるアレイを指します。データ バスなどのラッチ アレイも使用される場合があります。場合によっては、単一のフリップフロップまたはラッチを指す場合もあります。2.分類2
メモリユニットは入力端子の種類によっても分類できます。 (1) SR タイプ - セット リセット タイプは SR と SR の 2 つのタイプに分類できます。図 1 を参照してください。 このとき、出力 Q 端子の状態により、S 入力端子の 0 でメモリユニットの状態がセットされるか、S 入力端子の 0 でリセットされます。 R入力端子:S、Rの場合 両方とも1の場合は状態を維持しますが、SとRを同時に0にすることはできません。同じ狭義のSRタイプでは逆になります。 (2) JK タイプ - SR タイプと似ていますが、J 入力端子と K 入力端子を同時に 1 (状態反転) または 0 (状態維持) にすることができます。 JKタイプは他のタイプのメモリユニットの形成にも使用できます。 (3) D タイプ - D 入力端子はデータ (Data) を提供します。一部の情報では、D は遅延の略であるとされています。クロック イベントが発生すると、その出力 Q 端子値は入力 D 値によって透過的に決定されます。 (4) T タイプ - D タイプの Q を D に接続し、T をクロック 端子の入力として使用できます。このとき、Q 出力は T クロック信号の 2 分周になります。このTタイプには分周イネーブル制御端子も追加可能です。 メモリユニットにとって最も重要なことは、やはり正しいデータを正しい場所に正しいタイミングで保存することです。メモリ ユニットが確実に動作するためには、データとクロック制約の間の関係を特徴付けるために使用される 2 つの定格パラメータ、つまりデータ セットアップ時間とホールド時間を満たす必要があります。クロックの立ち上がりエッジによってトリガされるメモリ ユニット回路の場合、クロックの立ち上がりエッジ前のデータの最小安定期間 (一部の文書では立ち上がりエッジの中間点も採用) はセットアップ (sp) と呼ばれ、その期間はセットアップ (sp) と呼ばれます。それ以降はホールド (hp) と呼ばれます。論理ゲートをカスケード接続した後の累積遅延係数により、メモリ ユニット sp および hp の定格要件が破られることが多く、その結果、システム全体の最大速度が制限されます。これは、波形を解析する際に細心の注意を払う必要があることがよくあります。以上がコンピュータのメモリユニットは何で構成されていますか?の詳細内容です。詳細については、PHP 中国語 Web サイトの他の関連記事を参照してください。