CPUは何で構成されていますか?

CPU の構成は次のとおりです: 1. CPU のコアは演算ユニットとコントローラーに分割されます; 2. CPU の外側のコアはデコーダー、一次キャッシュ、二次キャッシュに分割されます; 3. 命令システムは CPU が処理できるすべての命令のセットは、CPU の基本的な属性です。

#CPU の構成:

##1. CPU のコア

構造的に言えば、CPU コアは演算ユニットとコントローラーの 2 つの部分に分かれています。

(1)算術演算ユニット

1. 算術論理ユニット ALU

ALU は主にバイナリ データに対する固定小数点算術演算 (加算、減算、乗算、除算) を実行します。 )、論理演算 (AND または NOT XOR)、およびシフト演算。一部の CPU には、シフト操作を処理するために特別に設計されたシフターがあります。

通常、ALU は 2 つの入力端子と 1 つの出力端子で構成されます。整数ユニットは、IEU (Integer Execution Unit) と呼ばれることもあります。私たちが通常「CPU は XX ビット」と言うのは、ALU が処理できるデータのビット数を指します。

2. 浮動小数点ユニット FPU (Floating Point Unit)

FPU は主に浮動小数点演算と高精度整数演算を担当します。一部の FPU にはベクトル演算の機能もあり、その他の FPU には特殊なベクトル処理ユニットがあります。

3. 汎用レジスタ グループ

汎用レジスタ グループは、演算に関与するオペランドと中間結果を格納するために使用される最速のメモリのグループです。

x86 命令セットが汎用レジスタを 8 個しかサポートしないという欠点について、Intel の最新 CPU では「レジスタ リネーミング」と呼ばれる技術が採用されており、この技術により x86 CPU のレジスタは 8 個のレジスタの制限を突破し、 32以上に達します。

4. 特殊レジスタ

特殊レジスタは通常、プログラムでは変更できないステータス レジスタであり、特定のステータスを示すために CPU 自体によって制御されます。

(2) コントローラ

電卓は演算を完了することしかできませんが、コントローラは CPU 全体の動作を制御するために使用されます。

1. 命令コントローラー

命令コントローラーはコントローラーの非常に重要な部分であり、命令のフェッチや命令の分析などの操作を完了し、実行ユニット (ALU) に渡す必要があります。または FPU) を実行して、同時に次の命令のアドレスを形成します。

2. タイミング コントローラー

タイミング コントローラーの機能は、各命令に時系列で制御信号を提供することです。タイミング コントローラには、クロック ジェネレータと周波数逓倍定義ユニットが含まれています。クロック ジェネレータは、CPU のメイン周波数である水晶発振器から非常に安定したパルス信号を放出します。周波数逓倍定義ユニットは、CPU のメイン周波数を周波数として定義します。メモリ周波数 (バス周波数の数倍)。

3. バス コントローラ

バス コントローラは主に、アドレス バス、データ バス、制御バスなどを含む CPU の内部および外部バスを制御するために使用されます。

4. 割り込みコントローラ

割り込みコントローラは、さまざまな割り込み要求を制御し、優先度に従って割り込み要求をキューに入れ、CPU に順番に処理を渡します。

2. CPU の外側のコア

1. デコーダ (デコード部)

x86CPU の独自のデバイスで、その機能は可変長 x86 命令は固定長命令に変換され、処理のためにカーネルに渡されます。デコードはハードウェア デコードとマイクロ デコードに分けられます。単純な x86 命令の場合はハードウェア デコードのみで十分であり、これは高速です。ただし、複雑な x86 命令が発生した場合は、マイクロ デコードを実行していくつかの単純な命令に分割する必要があるため、速度が遅くなります。非常に複雑です。幸いなことに、このような複雑な命令はほとんど使用されません。

2. レベル 1 キャッシュとレベル 2 キャッシュ (キャッシュ)

レベル 1 キャッシュとレベル 2 キャッシュは、高速な CPU と低速なメモリの間の競合を軽減するために作成されます。通常、CPU コアに統合されていますが、2 次キャッシュは OnDie または OnBoard の形式でメモリよりも高速に実行されます。データ交換量が大きい一部のタスクでは、CPU キャッシュが特に重要です。

3. 命令システム

CPU について話すには、命令システムについても理解する必要があります。命令システムは、CPU が処理できるすべての命令のセットを指します。命令システムは CPU が実行できるプログラムの種類を決定するため、CPU の基本的な属性です。私たちがよく話題にする CPU は、すべて X86 シリーズと互換性のある CPU です。いわゆる X86 命令セットは、米国インテル コーポレーションによって最初の 16 ビット CPU (i8086) 用に特別に開発されました。CPU テクノロジの継続的な開発により、インテルはは、今日の Pentium4 シリーズに至るまで、新しい i80386 および i80486 を次々に開発してきましたが、豊富なソフトウェア リソース (Windows シリーズなど) を保護し継承するために、コンピュータが過去に開発されたさまざまなアプリケーションを引き続き実行できるようにするために、すべての CPU が Intel 製になりました。 X86 命令セットを引き続き使用します。 Intel 以外にも、AMD や Cyrix などのメーカーも、Intel の CPU 互換製品を使用できる CPU を次々と製品化しています。

4. 主要な CPU テクノロジーの簡単な分析

1. パイプライン テクノロジー

パイプラインは、インテルによって 486 チップで初めて使用されました。組立ラインは、工業生産における組立ラインと同じように機能します。 CPUでは、機能の異なる5～6個の回路ユニットで命令処理パイプラインを構成し、X86命令を5～6ステップに分割してそれぞれの回路ユニットで実行することで、1命令を1回で完了させます。 CPU クロック サイクルにより、CPU の計算速度が向上します。

2. スーパー パイプラインとスーパースカラ テクノロジー

スーパー パイプラインとは、一部の CPU 内の通常の 5 ～ 6 ステップを超えるパイプラインを指します。たとえば、Intel Pentium 4 のパイプラインは 20 ステップにも及びます。手順です。パイプラインが完了するように設計されたステップ (ステージ) が多いほど、命令をより速く完了できるため、より高い動作周波数の CPU に適応できます。スーパースカラーとは、CPU 内に複数のパイプラインがあり、クロック サイクルごとに複数の命令を完了できることを意味し、この設計はスーパースカラー テクノロジと呼ばれます。

3. アウトオブオーダー実行技術

アウトオブオーダー実行とは、CPU が複数の命令を順番に従わずに対応する回路に個別に送信できる方式を採用することを意味します。プログラムで指定されたユニット処理技術。例えば、プログラムのある部分に命令が7つある場合、CPUは、各単位回路のアイドル状態や、実行可能かどうかの具体的な状況に基づいて、事前に実行可能な命令を即座に対応する回路に送り、実行します。各命令は事前に実行できます。もちろん、各ユニットが指定された順序から命令を実行した後、対応する回路は元のプログラムで指定された命令の順序に演算結果を並べ替えてから、プログラムに戻る必要があります。このように命令を分割してアウト・オブ・オーダーで実行する演算方式をアウト・オブ・オーダー実行（アウト・オブ・オーダー実行ともいう）技術と呼びます。アウトオブオーダー実行テクノロジを使用する目的は、CPU の内部回路をフル稼働させ、それに応じて CPU のプログラム実行速度を向上させることです。

4. 分岐予測と投機実行技術

分岐予測と投機実行は、CPU 動的実行技術の主要な内容であり、現在、動的実行は主に CPU で使用されている先進技術の 1 つです。分岐予測と動的実行を使用する主な目的は、CPU の計算速度を向上させることです。投機実行は分岐予測に基づいており、分岐予測プログラムが分岐した後の処理も投機実行です。一連の命令はオペランドを取得し、それらのオペランドに対して計算を実行できます。ほとんどのコンピューターでは、これらの命令は一度に 1 つの計算しか実行できません。一部の並列操作を完了するには、複数の計算を連続的に実行する必要があります。このタイプのコンピュータは、「単一命令単一データ」(SISD) プロセッサを使用します。 CPU のパフォーマンスを紹介するとき、よく「拡張命令」または「特殊拡張」について言及されますが、これらはすべて CPU に X86 命令セットに対する命令拡張があるかどうかを指します。最初に登場した拡張命令は Intel Corporation の「MMX」で、次に Pentium III の「SSE」、そして現在は Pentium 4 の SSE2 命令セットです。

5. CPU アーキテクチャと実装方法

(1) CPU アーキテクチャCPU アーキテクチャは、CPU の種類と仕様に応じて決定されます。の取り付けソケット。現在一般的に使用されている CPU は、取り付けソケットの仕様に応じて、ソケット x とスロット x の 2 つのアーキテクチャに分類できます。

Intel プロセッサを例に挙げると、ソケット アーキテクチャ CPU は、Socket 370、Socket 423、Socket 478 の 3 つのタイプに分かれており、それぞれ Intel PIII/Celeron プロセッサ、P4 Socket 423 プロセッサ、P4 に対応します。ソケット 478 処理デバイス。スロット×アーキテクチャの CPU は、スロット 1 とスロット 2 の 2 種類に分類され、対応する仕様のスロットに搭載されます。スロット 1 は、初期の Intel PII、PIII、および Celeron プロセッサで採用されたアーキテクチャであり、スロット 2 は、PII および PIII シリーズで Xeon をインストールするために特別に使用される大きなスロットです。 Xeon は、ワークグループ サーバー用に設計された CPU です。

(2) CPU のパッケージング方法

いわゆるパッケージングとは、半導体集積回路チップを実装するためのシェルを指し、パッケージング シェルのピンと端子を介して接続されます。これらのピンは、プリント基板上のスロットを介して他のデバイスに接続されます。チップの取り付け、固定、封止、保護、電気的および熱的性能の向上に役割を果たします。

CPU の実装形態は CPU の実装形態によって異なりますが、通常、Socket ソケットに実装される CPU は PGA (Grid Array) 形式で実装され、Slot X スロットに実装される CPU は PGA (Grid Array) 形式で実装されます。すべてSEC（片面）でパッケージ化されており、コネクタボックスの形でパッケージ化されています）。

1. PGA (Pin Grid Arrax) ピン グリッド アレイ パッケージ

現在のCPUのパッケージング方式は基本的にPGAパッケージングであり、チップの底面を囲むように多層の正方配列のピンがチップの外周に沿って一定の間隔で配置されています。ピンは針のように見え、プラグインを使用して回路基板に接続されます。取り付けるときは、チップを専用の PGA ソケットに挿入します。 PGAパッケージは、抜き差しが容易で信頼性が高いというメリットがありますが、消費電力が大きいというデメリットがあります。 PGA はさまざまなパッケージング方法も派生しており、初期の PGA パッケージは Intel Pentium、Intel Pentium PRO、Cxrix/IBM 6x86 プロセッサに適しており、CPGA (Ceramic Pin Grid Arrax、セラミック ピン グリッド アレイ) パッケージは Intel Pentium MMX 、AMD に適しています。 K6、AMD K6-2、AMD K6 III、VIA Cxrix III プロセッサー、PPGA (Plastic Pin Grid Arrax、プラスチック ピン マトリックス) パッケージ、Intel Celeron プロセッサー (ソケット 370) に適しています、FC-PGA (フリップ チップ チップ ピン グリッド Arrax、逆チップピングリッドアレイ) パッケージで、Coppermine シリーズの Pentium III、Celeron II、および Pentium4 プロセッサに適しています。

2. SEC (片面コネクタ ボックス) パッケージ

スロット X アーキテクチャの CPU では、セラミック パッケージは使用されなくなり、金属シェルを備えたプリント基板が使用されます。ボードにはプロセッサ コンポーネントが統合されています。 SEC カードのプラスチック筐体は SEC (Single Edgecontact Cartridge) と呼ばれます。この SEC カードは、スロット X (ISA スロットとほぼ同じサイズ) スロットに挿入されるように設計されています。すべてのスロット X マザーボードには 2 つのプラスチック ブラケットからなる固定機構があり、SEC カードは 2 つのプラスチック ブラケットの間からスロット X スロットに挿入できます。

このうち、Intel Celeron プロセッサ (スロット 1) は (SEPP) シングルエッジ プロセッサ パッケージを採用、Intel の Pentium II は SECC (Single Edge Contact Connector、シングルエッジ接触接続) パッケージを採用、Intel の Pentium III です。 SECC2にパッケージ化されています。

以上がCPUは何で構成されていますか?の詳細内容です。詳細については、PHP 中国語 Web サイトの他の関連記事を参照してください。