`std::atomic` が逐次一貫性のあるストアに `XCHG` を使用するのはなぜですか?

std::atomic が順次整合性ストアに XCHG を使用する理由

背景

マルチスレッドの領域では、std::atomic クラスはデータの整合性を確保しながら、スレッド間で共有データに同時にアクセスするための手段です。そのストア メンバー関数を使用すると、指定されたメモリ順序付けセマンティクスを使用してアトミック変数に値を書き込むことができます。

逐次一貫性 (std::memory_order_seq_cst) の場合、x86 アーキテクチャは xchg 命令を使用してアトミック ストアを実装します。この命令は、単純なストア操作ではなく、値の同時交換を実行します。

XCHG の動機

単純なストア命令とメモリ バリア (例: _ReadWriteBarrier()) が組み合わされているように見えるかもしれませんが、または asm volatile("" ::: "memory");) は逐次一貫性を保つのに十分であり、xchg を使用するといくつかの利点:

1.フル メモリ バリア: xchg は、暗黙的なロック プレフィックスにより、x86 上で完全なメモリ フェンスとして機能します。これにより、xchg の前後のすべてのメモリ操作が確実に順序付けされ、メモリの再順序付けが効果的に防止されます。

2.リリース セマンティクスが不十分です: x86 での通常のストア操作はリリース セマンティクスを示し、取得ロードを含む後続の操作で並べ替えが可能になります。一方、逐次一貫性では、そのような並べ替えを禁止する必要があります。

パフォーマンスに関する考慮事項

アトミック ストアの xchg と mov mfence のどちらを選択するかは、パフォーマンスに影響します。

• Skylake: mfence がアウトオブオーダー実行を停止するALU 命令は含まれませんが、xchg は含まれません。ただし、xchg は、以前にロードされた値に対して誤った依存関係を持ちます。
• AMD: ハードウェア最適化マニュアルでは、順次整合性ストアに xchg を使用することを推奨しています。
• GCC/ Clang の最適化: 最新のコンパイラーは通常、mov よりも xchg を好みます。 mfence.

スレッド フェンスの代替

アトミック ストアに xchg を使用することとは別に、アトミック スレッド フェンスを実装するための他のオプション (seq_cst メモリ順序も使用) には次のものがあります。

• ロックをスタックに追加
• ロックまたは dword [rsp], 0

リリースと取得の区別

次の点に注意することが重要です:

• 逐次一貫性のあるストアはセマンティクスの取得を意味しません。
• asm volatile("" ::: "memory");はコンパイラのバリアのみであり、逐次一貫性を強制しません。
• 弱い順序操作とフェンスを使用して逐次一貫性をエミュレートすると、C 抽象マシン モデルと完全に一致しない可能性があります。

結論

要約すると、x86 アーキテクチャ上の逐次一貫性を備えた std::atomic ストアは、完全なメモリ バリア効果と xchg との互換性により xchg を利用します。逐次一貫性の要件。代替実装は存在しますが、xchg はその効率性と業界の推奨事項への準拠により、依然として広く採用されているソリューションです。

以上が`std::atomic` が逐次一貫性のあるストアに `XCHG` を使用するのはなぜですか?の詳細内容です。詳細については、PHP 中国語 Web サイトの他の関連記事を参照してください。