rvv v1.0 与旧版不兼容：vsetvli 必须显式返回 vl，mask 寄存器需显式声明且不能复用，头文件和 intrinsic 名称全面更新，未适配将导致非法指令、静默错误或编译失败。
因为旧版教程大多基于 RVV v0.10 或更早草案，而当前 LLVM（v22+）已全面切换到 RVV v1.0 规范，vsetvli 行为、vl 语义、LMUL 约束、mask 寄存器默认绑定等关键机制全部变更，硬套会导致生成非法指令或静默错误。
RVV v1.0 的 vsetvli 不再隐式清零 vl
旧教程常写 vsetvli zero, a0, e32, m1 并假设 vl 被设为最大可能值，但 v1.0 中 vsetvli 必须显式返回 vl 值，且该值受运行时 VLEN 和 SEW 限制。LLVM 后端（如 llc）若看到无返回目标的 vsetvli，会拒绝 lowering 或插入错误的 fallback 逻辑。
- 正确写法必须带目标寄存器：
vsetvli t0, a0, e32, m1，后续所有向量操作都需用t0作为实际长度参数 - 旧版中“用
zero当目标寄存器来跳过vl检查”的技巧在 v1.0 下无效，LLVM 直接报错invalid operand for 'vsetvli' -
-riscv-v-vector-bits-min=1024这类编译选项只影响编译期常量推导，不改变运行时vsetvli对vl的动态裁剪逻辑
mask 寄存器不再默认为 v0，且 vmand.mm 类指令签名已重定义
旧教程普遍把 mask 当作全局隐式资源，直接用 vmslt.vi v0, va, 0 然后跟 vadd.vv vt, va, vb, v0.t。但 v1.0 明确要求：mask 寄存器必须显式声明，且 .t 后缀仅对 predicated 指令有效；vmand.mm 等逻辑运算现在强制要求两个 mask 操作数，不能复用同一寄存器做输入输出。
- LLVM IR 中的
@llvm.riscv.vmand.mmintrinsic 现在接受三个参数：(mask1, mask2, vl)，传两个相同 mask 会触发 assertion failure - 手写内联汇编若漏写 mask 寄存器名（如写成
vadd.vv v1, v2, v3, v0而非vadd.vv v1, v2, v3, v0.t），as汇编器可能通过，但llc在指令选择阶段会丢弃该指令或替换为标量回退路径 - 旧版“复用
v0作临时 mask”的惯用法，在 LLVM v22+ 中会导致寄存器分配器误判生命周期，加剧register spill
LLVM 的 RVV intrinsic 头文件已拆分，riscv_vector.h 不再是单一入口
旧教程依赖的 #include <riscv_vector.h></riscv_vector.h> 在 Clang v17+ 中已被标记为 deprecated，实际头文件按 SEW/LMUL 组合拆分为 riscv_vector_32.h、riscv_vector_64.h 等，且函数名后缀从 _i32m1 升级为 _i32mf2、_i32m2 等完整 LMUL 编码形式。
- 调用
__riscv_vadd_vv_i32m1()在新 Clang 下会报undefined reference，必须改用__riscv_vadd_vv_i32m2()并配对vsetvli t0, a0, e32, m2 - 未指定
-march=rv64gcv_zve32x或漏加+v属性时，Clang 会静默忽略所有 RVV intrinsic 调用，不报错也不生成向量指令 -
__riscv_vundefined_i32m1()这类占位 intrinsic 已移除，旧教程中用它初始化向量变量的写法会编译失败
最易被忽略的是：LLVM 的 RVV 后端在 v1.0 下默认启用 tail-agnostic 模式，所有向量操作自动处理尾部元素——但旧教程写的循环边界控制（如 i += vl 后直接 if (i ）会与该模式冲突，导致重复计算或越界访存。这问题不会报错，但结果不可预测。
