必须用低esr固态电容替换高esr输出电容以改善瞬态响应，实测esr＞15mΩ即需更换；选型须满足esr≤5mΩ、纹波电流≥瞬态峰值1.5倍、srf＞5mhz；物理布局需星型连接、走线≤2mm，并强制80℃烘烤除潮。
当你在测试中发现CPU在高负载瞬态下出现电压跌落、系统复位或误码率上升，而示波器捕获到输出端存在明显undershoot（如-300mV尖峰）时，说明当前电源的瞬态响应能力已无法匹配CPU动态电流需求——此时必须在输出端引入低ESR固态电容来补充电荷、压低阻抗峰。
确认原输出电容的ESR瓶颈
用LCR表在100kHz频率下实测现有输出电容的ESR值。若测得值＞15mΩ（例如某2200μF/16V液态电容实测为0.82Ω），则该电容已成为高频阻抗主导源，【必须替换，不可仅靠并联同类型电容补救】。注意：万用表的电阻档无法测出高频ESR，必须使用LCR表并设置对应开关电源工作频点。
选型关键参数锁定
目标电容需同时满足三项硬指标：ESR ≤ 5mΩ（优选≤3mΩ）、额定纹波电流 ≥ CPU最大瞬态电流峰值的1.5倍、自谐振频率（SRF）＞5MHz。例如某AI服务器CPU瞬态峰值为80A，持续时间200ns，则所选固态电容单颗纹波电流须≥120A——这通常需叠层结构（如永铭MPS系列470μF/2.5V，ESR=2.8mΩ，纹波电流=14A/颗，需并联多颗实现总能力）。
不要只看标称容量。一颗1000μF/16V固态电容若ESR为8mΩ，在80A瞬态下仍将产生640mV压降（ΔV = I × ESR），远超CPU核心电压±3%容忍限。
物理并联实施步骤
第一步：断电→拆除原输出电解电容（含焊盘残余锡渣清理干净）；
第二步：将新固态电容正极引脚紧贴DC/DC芯片VOUT引脚焊盘，负极引脚直接连至最近的PGND过孔，走线长度≤2mm；
第三步：若需多颗并联，采用“星型布局”——所有电容负极统一汇接到同一PGND过孔，避免形成环路；
第四步：焊接后用热风枪80℃烘烤5分钟除潮，再自然冷却至室温；
这一步操作起来很简单，直接把文件拖进去就行。但若跳过烘烤，残留湿气会在上电瞬间汽化导致内部微裂纹，ESR在72小时内爬升超40%。
验证与波形比对
方法一：用示波器探头直连CPU供电焊盘，触发模式设为“欠压触发”，阈值设为VDD×0.97，捕获负载阶跃瞬间波形。改善合格标准：undershoot幅度≤±25mV，恢复时间≤500ns；
方法二：用电流探头套在VOUT走线上，同步观测电流阶跃前沿与电压跌落的时间差。低ESR电容应使电压响应滞后＜10ns；
注意：若更换后纹波反而升高，大概率是并联电容的自谐振频率与DC/DC开关频率形成谐振峰，需更换不同容值组合（如删减10μF，增加100nF MLCC）。
