5月25日，在电气电子工程师学会（ieee）于上海主办的国际电路与系统研讨会（iscas 2026）上，华为公司董事、半导体业务部总裁何庭波发表题为《半导体新路径探索与实践》的主旨演讲，正式发布引领产业发展的全新技术范式——“韬（τ）定律”。
华为麒麟心片
韬（τ）定律主张以“时间（τ）缩微”取代传统“几何缩微”，作为半导体及电子系统持续演进的核心准则。该定律依托逻辑折叠等原创技术，聚焦于压缩信号传播时延，同步提升晶体管集成密度，从而突破物理尺寸瓶颈，驱动系统性能跃升。何庭波在演讲中用形象类比阐释：过去摩尔定律如同建造平房，靠不断缩小“砖块”（晶体管）来提升单位面积集成度，但如今“砖块”已逼近物理极限；而“韬（τ）定律”则另辟蹊径，将平房升级为立体楼房，在不缩减单颗晶体管尺寸的前提下，通过空间重构实现更高维度的性能增长。
华为首创“逻辑折叠（Logic Folding）”等关键技术，构建起覆盖器件、电路、心片至系统全层级的协同优化体系。该体系以系统性降低时间常数τ为统一目标，全面激发各层级在性能、能效与晶体管密度方面的增长潜力。具体来看：
在器件层，通过优化晶体管本征结构及互连材料特性，显著降低电阻与寄生电容，从物理根源压缩器件级τ；
在电路层，借助逻辑折叠打破二维平面布局约束，大幅缩短关键路径布线长度，有效削减信号传输过程中的RC延迟，实现晶体管密度与电路吞吐能力双提升；
在心片层，推行“软件—架构—心片”全栈协同设计，依据真实负载动态调度指令流与数据流，实现细粒度资源管控，显著提升并行效率与执行密度，缩短端到端任务耗时；
在系统层，定义“灵衢总线”新型互连架构，重构计算系统通信协议，支持超节点统一内存寻址与原生内存语义访问，极大压缩跨芯片、跨模块通信时延。
何庭波透露，即将于今年秋季发布的麒麟手机心片已率先应用逻辑折叠技术，性能实现跨越式突破。“麒麟2026”是该技术首次落地的商用产品，基于自由逻辑架构理念，由单层布局拓展至双层堆叠结构，在晶体管密度等多项核心指标上取得显著提升。“这些进步，仅靠先进制程工艺本身难以达成。”她强调，类似创新将陆续导入2027年及后续量产心片。
她还指出，自2020年起，华为携手产业链伙伴持续攻坚，推动手机心片重返主流市场；2025年推出的麒麟9030Pro标志着性能进入“饱和区间”。在此背景下，“韬（τ）定律”成为破局关键——它开辟了一条不依赖单纯制程微缩的全新演进路径，助力手机心片性能再度跃升。
“未来十年，我们将坚定迈向全面折叠，并逐步拓展至多层折叠形态，持续优化器件、电路、心片与系统全栈性能。”何庭波表示，2026至2035年间，随着大量前沿技术完成工程转化，晶体管密度将持续攀升，工作频率稳步提高，高性能手机心片将按节奏密集推出。“我们的技术路径切实可行，且具备长期延展性。新一代心片的综合性能，完全可与另一条主流技术路线对标。”
本次演讲中，何庭波深入剖析了“韬（τ）定律”在智能手机与AI计算两大关键场景的落地实践。过去六年，依托该定律，华为已完成381款心片的设计与量产，广泛适配千行百业差异化需求。预计至2031年，基于“韬（τ）定律”的高端心片，其晶体管集成密度将等效于1.4纳米制程水平。
展望未来，何庭波强调：“开放合作，是唯一确定的方向。半导体演进是一项系统工程，没有任何一家企业能独自提供全部答案。”她呼吁全球科研机构、工程师及产业伙伴，在“韬（τ）定律”框架下深化协作，共同拓展后摩尔时代的技术边界。据悉，这是中国企业在国际半导体领域首次提出具有普适性、方法论意义的产业演进原则，标志着发展范式从“压缩空间”向“压缩时间”的历史性转向，为全球半导体可持续发展提供了原创性中国方案。
