windows 11 频繁无预警重启且报whea-logger等错误，多内存合插或高负载时触发，极可能是内存电压不足致信号失效；应依次尝试手动调高dram电压、启用vddq tracking、禁用激进c-state、开启vddq llc稳压及清除cmos重载jedec。
如果您在运行 Windows 11 过程中频繁遭遇无预警重启，且事件查看器中反复出现 WHEA-Logger、MEMORY_MANAGEMENT 或 KERNEL_SECURITY_CHECK_FAILURE 错误，同时已确认温度正常、电源功率充足、单根内存测试稳定，但多条合插或高负载时即触发重启，则极可能是内存电压不足导致信号完整性失效，引发 DRAM 数据校验失败或内存控制器通信中断。以下是多种可独立实施的 BIOS 层级调整方案：
一、手动提升 DRAM Voltage 并匹配颗粒规格
主板 BIOS 默认常将 DRAM Voltage 锁定于 JEDEC 标称值（DDR4-1.20V / DDR5-1.10V），但启用 XMP/EXPO 后，三星 B-die、海力士 CJR 或长鑫 C-die 等高密度颗粒需更高电压维持读写稳定。手动设定精确电压值可直接补偿瞬态压降缺口，避免内核级错误触发。
1、关机后拔掉电源线，按住机箱电源按钮持续5秒释放残余电量。
2、重新接电并开机，在 POST 阶段连续敲击 Delete 键（华硕/微星/技嘉主流型号）或 F2 键（部分 AMD 主板）进入 BIOS/UEFI。
3、切换至 Ai Tweaker（华硕）、OC（技嘉）、Overclocking（微星）或 Advanced Frequency Settings 页面。
4、将内存配置模式由 XMP/EXPO 改为 Manual；定位 DRAM Voltage 选项，依据内存颗粒类型设定：三星B-die 设为 1.35V–1.375V，海力士 CJR 设为 1.35V，长鑫 C-die 设为 1.40V；若原厂标称为 1.35V，可先尝试设为 1.36V。
5、同步检查 VCCSA Voltage（Intel 平台设为 1.20V–1.25V，AMD Ryzen 7000 设为 1.15V–1.18V），确保内存控制器供电不成为瓶颈。
6、按 F10 保存并退出，重启后观察蓝屏或重启是否消失。
二、启用 VDDQ Tracking 并放宽关键子时序
单纯提升 DRAM Voltage 可能加剧 DDR5 平台 IO 接口电平偏移风险，导致命令总线建立时间违例。启用 VDDQ Tracking 可使 VDDQ 电压动态跟随 DRAM Voltage 变化，维持 IO 电平一致性；配合放宽 tRFC 与 tREFI，可显著降低高频刷新下的供电波动敏感度。
1、在 BIOS 内存调节页面中，启用 VDDQ Tracking（DDR5 必选）或 VDDQ Voltage Sync（部分 DDR4 主板）。
2、查找 tRFC（Refresh Cycle Time）参数，将其从 Auto 改为手动模式，并依据内存颗粒类型选择对应值：三星 B-die 设为 512，海力士 CJR 设为 680，镁光 E-die 设为 720。
3、找到 tREFI（Refresh Interval），将其从默认值（如 32768）提升至 65536，延长刷新周期以降低高频下供电波动敏感度。
4、关闭 Energy Efficient Mode（EE mode）与 Self-Refresh Temperature Compensation，避免温度反馈逻辑干扰电压稳定性。
三、禁用激进 C-State 并关闭内存通道节能机制
C-State 是 CPU 深度休眠状态，C6/C7/C8 级别会切断内存控制器部分供电线路及内存通道时钟源；唤醒瞬间若 VDDQ 恢复延迟超 100ns，将导致 DRAM 训练失败或数据总线冲突，BIOS 层面强制触发硬复位。同时，DRAM Power Down Mode 与 Memory Channel Power Down 在多通道混插时易因颗粒响应差异引发供电异步。
1、在 BIOS 超频设置页中，查找 CPU Power Management 或 Advanced Frequency Settings 子菜单。
2、定位 C-States 或 Package C-State Limit 选项。
3、将当前设置从 C7s 或 C8 更改为 C1 或 Disabled。
4、同步关闭 DRAM Power Down Mode 与 Memory Channel Power Down 选项，确保内存通道供电全程连续。
四、启用 DRAM VDDQ Load-Line Calibration（LLC）稳压
部分高端主板提供针对内存通道的独立供电调控机制，启用 DRAM VDDQ LLC 可抑制瞬态电压跌落（Vdroop），缓解高频率读写下的电压塌陷，尤其适用于多通道满载场景。
1、在 DRAM Configuration 或 Memory Tweaker 页面中，查找 DRAM VDDQ Load-Line Calibration 或 VDDQ LLC 选项。
2、将其从 Disabled 或 Auto 改为 Level 3 或 High（具体等级名称依主板而定，数值越高稳压能力越强）。
3、同步检查是否存在 DRAM VPP Voltage 项，若存在且可调，设为 Auto 或按内存规格手册指定值手动输入（如 DDR5 常为 1.8V）。
五、清除 CMOS 并重载 JEDEC 初始化策略
SPD 缓存残留错误值、XMP 参数异常覆盖或 BIOS 寄存器状态错乱，可能导致内存训练阶段电压分配失准。清除 CMOS 可强制主板丢弃所有用户自定义内存设置，回归 SPD 内嵌的 JEDEC 初始化流程，重建干净的供电与训练起点。
1、关机后拔掉电源线，打开机箱侧板，找到主板上的纽扣电池（CR2032）。
2、使用绝缘镊子取下电池，静置 至少 5 分钟；或短接主板上标注 CLR_CMOS 的两针跳线 10 秒。
3、装回电池或恢复跳线，默认状态下主板将自动加载 SPD 中 JEDEC 配置（DDR4-2133 / DDR5-4800）。
4、开机进入 BIOS，确认 XMP/DOCP 为 Disabled，DRAM Voltage 显示为 Auto 或 1.20V（DDR4）/1.10V（DDR5），DRAM Frequency 显示为 JEDEC 值。
