TSMC plant, den N4C-Prozess im Jahr 2025 einzuführen, mit einer Kostensenkung von bis zu 8,5 % im Vergleich zu N4P

Diese Website berichtete am 26. April, dass TSMC kürzlich einen neuen 4-nm-Produktionsprozess N4C vorgeführt hat, der den 5-nm-Produktionsprozess durch deutliche Kostensenkung und Optimierung der Design-Energieeffizienz weiter verbessert.

TSMC veranstaltete kürzlich das nordamerikanische Technologieseminar 2024. Diese Website übersetzte Kevin Zhang, Vizepräsident des Unternehmens, wie folgt:

Unsere 5-nm- und 4-nm-Prozesszyklen sind noch nicht vorbei, von N5 bis N4 hat sich die optische Schrumpfdichte um 4 % verbessert und wir werden die Transistorleistung weiter verbessern.

Wir führen jetzt den N4C-Prozess für unsere 4-nm-Technologiepalette ein, der es unseren Kunden ermöglicht, einige Masken zu eliminieren und ursprüngliche IP-Designs wie Standardzellen und SRAM zu verbessern, um die Gesamtbetriebskosten auf Produktebene weiter zu senken.

Der N4C-Prozess erweitert die Palette der N5/N4-Knotenserien von TSMC weiter und baut auf der N4P-Prozesstechnologie auf, indem er Standardzellen und SRAM-Zellen neu gestaltet, einige Designregeln ändert und die Anzahl der verwendeten Bibliotheksmodulschichten reduziert. Die Kosten können im Vergleich zu N4P um bis zu 8,5 % gesenkt werden.

Das obige ist der detaillierte Inhalt vonTSMC plant, den N4C-Prozess im Jahr 2025 einzuführen, mit einer Kostensenkung von bis zu 8,5 % im Vergleich zu N4P. Für weitere Informationen folgen Sie bitte anderen verwandten Artikeln auf der PHP chinesischen Website!