Beschleunigen Speicherbarrieren atomare Vorgänge in einer Producer-Consumer-Warteschlange?

Verbessert eine Speicherbarriere die Sichtbarkeitsgeschwindigkeit atomarer Operationen zusätzlich zur Gewährleistung ihrer Ausführungsreihenfolge?

Im Kontext eines Produzenten-Konsumenten In der Warteschlange ist es häufig so, dass die vom Produzenten gespeicherten Daten möglichst schnell für den Konsumenten sichtbar sein sollen. Man könnte sich fragen, ob das Hinzufügen eines Hardware-Speicherzauns zwischen dem Speichervorgang des Herstellers und dem Ladevorgang des Verbrauchers dazu beitragen würde, dieses Ziel zu erreichen.

Das Hinzufügen eines Speicherzauns hat jedoch keinen wesentlichen Einfluss auf die Latenz atomarer Operationen in einem Multi- Kernsystem. Der Grund dafür ist, dass die Hardware bereits die Sichtbarkeit des Speicherbetriebs für alle anderen Kerne gewährleistet, unabhängig davon, ob ein Speicherzaun vorhanden ist.

Was passiert ohne einen Fence?

Ohne einen Zaun wird der Speichervorgang des Herstellers mit einer Speicherfreigabereihenfolge irgendwann in der Zukunft garantiert für alle anderen Kerne sichtbar. Auf x86-Architekturen gibt es keine Hardware-Barrieren, während auf ARM-Architekturen Zäune vor dem Speichervorgang (auf der Produzentenseite) und nach dem Ladevorgang (auf der Verbraucherseite) platziert werden.

Obwohl nein Im Fall von x86 werden Hardware-Zäune verwendet. Der vom Hersteller ohne Zaun gespeicherte Wert wird schließlich durch den Ladevorgang ohne Zaun beobachtet. Dieser Vorgang erfordert möglicherweise einige erfolglose Ladeversuche, wird aber letztendlich erfolgreich sein.

Auswirkungen von Speicherbarrieren auf die Latenz

Das Hinzufügen einer Speicherbarriere führt normalerweise nicht zu einer Verringerung die Latenz beim Beobachten des gespeicherten Werts aus folgenden Gründen:

• Speicherpuffer leeren: Speicherbarrieren zwingen den Speicherpuffer nicht dazu, Daten in den Cache zu übertragen. Stattdessen blockieren sie den ausstellenden Kern und hindern ihn daran, nachfolgende Speichervorgänge auszuführen, bis der Speicherpuffer geleert wurde.
• Unsichtbarkeit des Speicherpuffers: Der Speicherpuffer ist für andere Kerne unsichtbar, d. h dass der Speichervorgang sichtbar wird, wenn er in den L1-Datencache übertragen wird.
• Ineffizienz von Blind Fencing: Die wahllose Verwendung von Speicherbarrieren ohne sorgfältige Profilierung kann aufgrund unnötiger Verzögerungen tatsächlich die Leistung beeinträchtigen.

Fazit

In den meisten Fällen verbessert das Hinzufügen einer unnötigen Speicherbarriere zwischen atomaren Vorgängen in einer Producer-Consumer-Warteschlange die Latenz nicht. Die Hardware garantiert bereits die Sichtbarkeit atomarer Operationen, ohne dass explizite Speicherbarrieren erforderlich sind. Profiling ist wichtig, um Situationen zu identifizieren, in denen eine Gedächtnisbarriere von Vorteil ist, und sollte nur bei Bedarf eingesetzt werden.

Das obige ist der detaillierte Inhalt vonBeschleunigen Speicherbarrieren atomare Vorgänge in einer Producer-Consumer-Warteschlange?. Für weitere Informationen folgen Sie bitte anderen verwandten Artikeln auf der PHP chinesischen Website!